随着晶体管尺寸不断缩小，各种工艺的敏感度上升，可用于消化问题的余量逐渐消失，传统半导体制造工艺之间的界限在2nm以下节点开始变得模糊。
在这样的尺寸下，单个原子的变化就能影响芯片行为，即使是温和的晶圆探针操作也可能损坏氧化层或减薄基板上的通孔。工艺变化可能导致计量环节出现错误报告。而在去除牺牲材料后残留在芯片上的纳米级颗粒，则可能将昂贵的多芯片堆叠变成废品。
“人们正从尝试探测芯粒转向使用牺牲焊盘，因为他们不想损坏实际要键合的凸点，”西门子EDA汽车IC解决方案总监Lee Harrison说。“现在我们看到了混合键合技术，这是一项非常酷的技术，但你根本无法在保持结构完整的情况下探测混合键合。我们看到一些客户在测试前就进行晶圆键合，因为芯片和晶圆都变得非常薄。”
在旧节点上，制造工艺内建了足够的余量，可以忽略这类问题。基板更厚，不易翘曲，结构也更稳定。但在2nm以下，许多芯片都是芯粒的集合，因为对处理能力的需求远远超过了一个掩模版尺寸的芯片所能容纳的晶体管数量。这增加了热密度，提升了结构应力，并因不同工作负载对芯片产生不同的应力而带来大量未知因素。同时，要提升器件整体性能，就需要一切都变得更小、更薄，从而也更脆弱，这就造成了一系列相互重叠又常常相互矛盾的需求。
大型AI数据中心已充分意识到这些问题，这也是它们转向冗余服务器集群的原因。“你可能会遇到一些制造问题，所以我们在构建冗余解决方案，”新思科技多芯片战略与3D IP产品管理总监Rob Kruger说。“所以你可以拥有冗余集群，而不是冗余通道和3D互连，因为如果出现故障——可能会导致一大批故障，而不仅仅是一个——那么你就需要进行多芯片测试，在集成前和集成后都要测试这些芯片。目前已有一些相关标准出台，有所帮助，在每个芯片上设置分层测试服务器也变得普遍。你可以在封装前测试，封装后测试，然后如果出现问题，还可以利用冗余能力修复封装。他们可以对UCIe和3D连接做到这一点。”
这实际上将余量从单个芯片内部转移到了封装外部，实现了计算资源的热插拔。颇具讽刺意味的是，这种方法最初是几十年前为大型机和小型机开发的，目的是减少停机时间，但在1990年代随着运行Windows NT和各种Unix系统的廉价服务器出现后基本被放弃了。
假阳性问题
特征尺寸的缩小推动了廉价硬件的普及，但物理定律正开始逆转这些成本优势。在晶圆上部署完全相同的工艺，可能在晶圆的不同区域产生不同的结果。虽然这种工艺变化通常是可预测的，但它可能会影响过去不受影响的其他工艺环节。
“我们看到晶圆上检测到的缺陷数量呈爆炸式增长，达到数百万个，”Onto Innovation业务发展高级总监Prasad Bachiraju说。“由于工具的灵敏度问题，当你试图捕捉关键缺陷时，它实际上也把周边区域和工艺变化都当作缺陷捕捉进来了。这些都是噪声和干扰。”
其他人也有同感。“我们看到的情况是，先进节点正使整个行业越来越难以仅凭检测信号来判断哪些问题真正会影响电气性能，”proteanTecs解决方案工程副总裁Noam Brousard说。“在2nm及以下节点，潜在指示信号的数量可能极其庞大，许多信号可能只反映了局部工艺变化，而非会演变成功能或可靠性问题的缺陷。”
对此并没有单一的解决方案。相反，需要多种方法协同工作，配合持续监测，并且每种方法都需要在与其他解决方案可能存在交互作用的背景下进行评估和实施。
“我们监测质量和健康状况的方式发生的一个范式转变，是我们不再追踪单一指标，而是追踪一系列数据点的集合，”Brousard说。“单个指标，比如工艺变化、温度或电压，可能显示出超出边界的情况，但也可能只反映正常的变化，而非真正的缺陷。随着设计变得越来越复杂，会有更多线索可能指向有缺陷的部件，但要区分无害的变化和会影响运行的状况却越来越困难。你需要关注最终结果——实际逻辑受到多种可能因素综合影响的方式。”
此外，可能导致缺陷的插入点也更多了，而产生的数据量也超出了传统基于云的方法所能分类和处理的能力。理解这些数据的最佳方式是对其进行抽象化处理。
“整个行业已经转向虚拟能力，而不再是迭代式的研发工作方式，”Lam Research首席AI官兼Semiverse解决方案公司副总裁David Fried说。“大量的虚拟化、建模和优化工作已经完成，所以我对这些正迈向这些节点制造阶段的结构和技术抱有很高的期望，希望它们的设计比过去的技术更加稳健。希望这能转化为，我们在这些技术中不会遇到后期出现的重大阻碍性问题。要将这些技术推向量产规模是一项挑战。单个工艺的可变性仍将是非常大的挑战。数百个工艺需要协同配合，你需要考虑到所有这些工艺中的变化。历史上，这一直是通过在晶圆厂中大量投入硬件，并尝试利用数据测量、计量和检测来绘制出所有这些变化的边界来实现的。但现在的工艺复杂度已经达到惊人的程度。工艺步骤太多了，你已经无法再用硬件来完全绘制出整个空间。”
更深入、更广泛、更频繁地检测
这里没有真正的意外情况。改变的是需要考虑的事项的绝对数量。
“翘曲问题已经被相当透彻地理解了，”布鲁克半导体产品营销经理Juliette Vandermeer说。“你了解这个工艺，你知道在晶圆上生长的是什么样的硅膜，你也知道，‘好的，它会以这种方式翘曲。’但如果某处翘曲特别严重，它也会产生微裂纹。”
要找到这些裂纹，需要更深入地观察各个金属层，通常使用X射线衍射成像（也称为X射线断层扫描）来观察和测量芯片或封装在每个工艺阶段或插入点内部实际发生的情况。
“层变得越来越薄，因此需要更高的精度，”Vandermeer说。“挑战真正在于厚度和浓度，也就是生长工艺本身。生长过程中需要温度控制，界面粗糙度会影响电阻通道的质量。这些都是我们测量的参数，如果前端出现误差，就会一直传播到最后。我们的客户需要确保工艺得到良好控制。工艺规格需要非常严格，达到埃米级别，而我们的计量规格需要达到亚埃米级别。”
这不仅仅是制造过程中工艺步骤的重叠。这是整个从设计到制造链条的压缩，甚至延伸到现场应用环节。数据需要在多个方向上流动，并在传统的孤岛之外进行分析，提取这些数据需要更多类型的测试、检测和计量设备，以及能够梳理所有数据并实时采取行动的基础设施。
“我们开始看到一种混合模式，”西门子的Harrison说。“常规的ATPG扫描在整个测试策略中仍然占主导地位。你可能有几千个处理单元，所以你会用ATPG测试你的处理单元。但如果你正在进行某种核心收获（core harvesting），那么你可能会采用另一种策略，无论是BiST（内建自测）还是其他某种功能测试，来对通道或互连等进行重新分配。而现场测试目前正成为一个重要的需求。我早在2019年就规划了我们最初的系统内确定性测试产品，当时我们有几个汽车客户要求比逻辑BiST更好的测试质量。然而，实际发生的情况是，做数据中心的人真正抓住了这项技术，他们利用在数据中心做的那种周期性测试来推动这项技术向前发展，以确保一切仍在正常工作。他们这样做是为了在了解何时进行预防性维护方面节省大量资金，而不是靠猜测。”
仅仅设定温度限制或跟踪数据移动速度已经不够了。现在需要的是一种分层的方式，能在制造和运行的每个阶段协调、解读和优先处理数据，然后确定这些数据最应该用在哪里。
“余量智能体（Margin Agents）让我们能够回答一个比单纯温度更重要的问题，”proteanTecs的Brousard说。“它们告诉我们某个特定的埋藏域实际上有多安全，而不仅仅是它有多热。这种区别在堆叠结构中意义重大。在瓦片式或垂直堆叠结构中，层间的热耦合可能会削弱一个域的有效时序余量，即使该域内部什么都没有改变。相邻层可能运行得很热；自身发热可能会提高局部温度，而上方或下方域中的时序路径可能因此损失余量。温度传感器可以告诉你温度上升了，但它无法告诉你这种上升是否造成了实际的时序风险。局部热量与余量损失之间的关系，取决于哪些路径受到影响、它们相对于发热层的布线方式，以及它们运行的电压。”
这可能只影响晶圆上的单个芯片，也可能影响整个面板或先进封装。
“当晶圆在代工厂进行测试时，他们并不知道这些芯片将被送到哪里进行封装、组装和测试，”PDF Solutions首席执行官John Kibarian说。“他们必须知道该把材料送到哪里，才能把人为环节从流程中去除。这确实是过去从未真正实现过的事情。我们称之为编排层。这就像是一种低代码或无代码的方式来连接你的各种应用程序。如果你想想PLM、ERP和MES系统，你的工程数据、制造良率数据，以及最终的设计自动化信息，你需要能够获取这些信息，才能把人从流程中去除，让AI能够做出恰当的决策。”
结论
芯片上的特征尺寸越小，或封装密度越高，跟踪所有信息的挑战就越大。在2nm以下的每个新节点，更多的测试、更高的精度，以及关于芯片或封装表面和内部正在发生的情况的更多信息，都是必不可少的。但除此之外，每个工艺环节还需要包含跨环节数据，以及对每个步骤可能对其他工艺步骤产生何种影响的一种认知，过去那些被明确界定的测试、测量和检测空间，现在已经变成了一系列相互重叠组合的步骤集合，必须同时从个体和整体两个层面加以考虑。
Q&A
Q1：2nm以下芯片制造为什么会遇到更多缺陷检测问题？
A：由于检测工具灵敏度提高，晶圆上检测到的潜在缺陷数量激增至数百万个，其中很多其实是正常的工艺变化而非真正缺陷，这导致检测信号中噪声和干扰增多，难以准确判断哪些问题会真正影响芯片的电气性能和可靠性。
Q2：什么是余量智能体（Margin Agents），它有什么作用？
A：余量智能体是一种用于分析堆叠芯片结构中时序余量安全性的技术手段，它不仅关注某个区域的温度高低，还能判断该区域因热耦合等因素导致的实际时序风险，帮助工程师更准确地评估芯片在复杂堆叠结构中的可靠性。
Q3：为什么大型AI数据中心开始采用冗余服务器集群？
A：因为在先进制程下芯片故障风险增加，一旦某个组件出现问题可能引发连锁故障，所以数据中心通过构建冗余集群和3D互连方案，实现计算资源的热插拔，从而降低整体系统因局部故障而中断运行的风险。
