正文：
关键要点：
光纤对准是光引擎测试的主要瓶颈，多点探针卡技术将有助于显著缓解这一问题。
光连接器必须在保证最佳光学性能的同时，具备足够的机械强度以承受组装和使用过程中的损耗。
在光学侧和电气侧同时进行环回测试，可以简化整体测试流程。
专家圆桌讨论：随着系统架构和连接器类型的持续演进，整个行业正在从单点测试向多点测试迈进。Semiconductor Engineering采访了泰瑞达（Teradyne）光电测试高级产品经理Matt Griffin、爱德万测试美国公司（Advantest America）研究与投资副总裁Ira Leventhal、ASE集团子公司ISE Labs研究员Dave Armstrong，以及是科技（Keysight Technologies）硅光子学研究员兼工程师Kazuo Yamaguchi。以下是对话内容节选（第一部分内容请点击此处查看）。
图1：（从左至右）泰瑞达的Griffin；是科技的Yamaguchi；ISE Labs的Armstrong；爱德万测试的Leventhal。
问：目前是否确实只能一次测试一个芯片？
Armstrong：我希望随着时间推移，一些测试环节会被精简掉，但目前增加的测试内容比减少的更多。这是个难题。至于一次测试一个芯片的问题，这取决于具体芯片类型。如果你的主要ASIC是8千瓦的GPU，而芯片周围多个侧面都有多个连接器，从测试仪资源的角度看，考虑到测试仪能够输送和承受的功率，要突破单芯片测试相当具有挑战性。但如果你看看NPO与CPO的路径对比，NPO通常是单连接器器件。要将其规模化扩展到大批量生产，就必须能够实现多点测试。第二和第三阶段的测试插入是多点测试的沃土，这些是更长、更复杂的测试环节。目前PIC晶圆测试往往是单点进行的。根据我的经验,探针卡领域的一些能力带来了一定的希望，尤其是来自Technoprobe的技术，有望将这一数值略微提升。
Griffin：我同意Dave的观点。目前大多数量产方案都是单点测试，而说到光引擎，主要瓶颈在于光纤对准。许多公司正在研发多点测试方案，我希望他们能够成功并推广开来，因为这只会帮助整个行业更快实现量产爬坡。但在这方面我们还有一段路要走。
问：对于这些对准端口，能否在同一位置反复测试？
Griffin：理想情况下，你应该能够几乎无限次反复测试，因为光探针或光纤阵列单元（FAU）理应永远不会与器件发生接触。当你在搭建新的测试方案时，在初期系统调试阶段有时确实会出现FAU碰撞的情况。实际上，更大的隐患在于FAU上的污染问题，因此需要进行清洁维护。而在连接器方面，无论是模块层面还是带有插座的光引擎，光连接器的生命周期管理是我们需要投入更多精力的地方，因为器件侧的连接器设计初衷是一次性连接，理想情况下永不拆卸。而每一代新连接器的推出，都会同时改变连接器的设计方案和自动化操作流程。
Leventhal：从某种意义上说，这并非新问题。举例来说，BGA（球栅阵列封装）如果在器件上插拔次数过多，就会开始担心损坏BGA上的焊球。这是类似的问题，行业将会朝着更为坚固耐用的连接器设计方向发展。Matt提出了一个非常重要的观点，即测试侧的连接器需要采用某种经过强化处理的设计，不能在20到50次插拔后就出现磨损。它需要能够承受数万次甚至10万次插拔。因此必须采用强化金属材质，而这种强化金属要与器件侧的插座相配合，但器件侧插座通常不会采用同等强度的金属材质。如果处理不当，可能会导致连接器在达到规定使用寿命之前就已损坏。因此，随着行业逐渐形成主流连接器设计方案，器件侧的耐用性将会成为其中非常重要的一环。
问：同时实现电气连接和光学连接面临哪些挑战？
Armstrong：这主要是时间问题。
Yamaguchi：除了直流和光学探测之外，同时实现电气和光学连接更难的部分在于射频领域电光器件的特性表征。调制器和光电探测器的性能最终需要通过S参数来验证，因此需要同时实现光学接触和高频射频接触。探针卡能够容纳的射频线数量有限，其带宽也存在限制，而目前的器件表征已经超过了200GHz的范围。在晶圆和芯片测试阶段，同时连接实际上是一项射频探测方面的挑战。
Leventhal：在理想情况下解决这个问题本身已经很困难，而翘曲问题还会带来额外的挑战。你需要能够在多个轴向上实现对准。而BGA拥有数量庞大的引脚，必须与之建立可靠的接触，这使得问题变得更加棘手。再加上要实现恰当程度的对准——无论是从顶部还是从侧面进行对准——难度相当大。我同意Dave的观点，从多重意义上讲，这都是一个时间问题。每次测试插入都需要耗费时间，尽管可以通过将某些操作整合在一起来尽量减少耗时。但同时，整个技术体系成熟到便于规模化测试的程度，也需要时间的积累。
Griffin：从本质上讲，每次测试插入时，器件都存在光学接口和电气接口，这些接口有时位于器件顶部，有时位于底部，有时则同时存在于两侧。而在模块层面，这些接口会分布在封装的两到四个侧面，跨越若干光引擎。因此，如果单纯看光学对准本身，并不算太大的挑战。但当你开始将其与我们所看到的各种不同架构"风格"结合起来考虑，并试图设计出一套能够尽可能兼容客户所有这些架构风格的可扩展测试系统时，那才是真正充满趣味性挑战的地方。
Armstrong：我同时主持IPSR光子学测试路线图的工作，在我们最新发布的报告中，我们重点介绍了一种交流测试方法。交流测试，即误码率测试，将会是较大的时间消耗环节之一。如果我们拥有良好的可测试性设计（DFT），我们就可以同时在光学侧和电气侧进行环回测试。从技术角度而言，没有理由不能将这两种测试结合起来进行。但目前，大多数人的做法是："好吧，我在一侧进行环回测试，然后在另一侧进行某种形式的误码率测试"，这样就形成了一套非常昂贵的测试配置，使有效测试时间翻倍。我们实施的可测试性设计和并行测试越多，从长远来看我们的处境就会越好。
Griffin：自动化方面的挑战依然存在，但我认同Dave的观点。大多数迈向量产阶段的客户都会具备某种形式的环回能力——电气环回、光学环回，或是两者结合——但目前尚不清楚最终哪种方案会占据主导地位。
问：在量产测试中，哪种测量指标最为关键——光功率、插入损耗，还是误码率？
Armstrong：从测试时间来看，似乎很多人非常关注插入损耗，仅仅是因为这项测试执行的频率很高，但我认为它不应该排在第一位。眼图质量应该是第一位的，高质量的接收灵敏度同样应该排在靠前的位置，还有误码率。
Griffin：我同意这个观点。我想补充一点，对于光引擎而言，波长扫描测试也是如此。根据客户需求的不同，这类测试可能会耗费相当长的时间。
Yamaguchi：我也同意这一点，但我们需要注意的是，要将此类性能表现与"已知良好芯片"进行关联，同时还要关注"已知良好且可靠的芯片"。这关乎芯片能否顺利完成集成并在使用寿命期内存活的概率问题，因为在预组装阶段未能检测出的缺陷，大多是由集成过程引发的效应造成的，例如贴装后光纤/FAU耦合损耗、谐振漂移与激光器可调谐性之间的关系，以及热效应和封装效应等。最终，发射器和接收器的整体性能是由相关标准所定义的，使用的衡量指标包括TDECQ（发射器和色散眼图闭合四元数）以及接收灵敏度等。
Leventhal：展望未来，核心问题在于数据传输是否能够在双向——电到光、光到电——都正常工作，以及当系统出现故障时该如何进行根本原因分析。我们需要尽早收集关键信息，以确定造成数据传输问题的根本原因。
