关键要点：
AI在EDA领域最大的机遇在于工作流级别的编排协调——协调传统上彼此割裂的设计阶段中的工具、人员、约束条件和领域知识，而不仅仅是改进单个工具。
信任需要证据支撑和语义连续性。AI生成的建议或结论必须保留设计意图，并能通过确定性验证、形式化证明、可复现性和审计追踪独立地进行核实。
新兴的EDA模式是人类引导的智能体化自动化。AI负责重复性的协调、探索、调试和交接工作，而工程师则保留对规格制定和签核的控制权。成熟的EDA引擎提供事实依据。
AI进入EDA领域的时机，恰逢工程师们不再能依赖暴力扩展来提升性能和功耗表现，而由分散的单点工具所造成的缺口也变得日益耗时费力。
随着设计规模扩展到数百亿晶体管，并在多芯粒组装中引入小芯片，最棘手的问题越来越多地出现在工具与工具之间——保留设计意图、管理相互依赖关系，以及在流片前识别潜在故障。在先进制程节点上，设计成本可能高达数亿美元，一次重新流片就可能危及整个项目，AI的真正价值将取决于它能否在加速设计流程各环节的同时，组织和解读那些用来建立结果可信度所需的数据。
其中的平衡点在于可靠性与实用性之间。全球熟练工程师短缺的问题并未消失，但这反而使工作流自动化变得更具吸引力，前提是它能提升工程师的生产力，或者取得相当的成果。
“每一位客户都在说，‘让我把出结果的时间至少缩短一半’，”西门子EDA执行副总裁兼EDA IC软件负责人安库尔·古普塔（Ankur Gupta）表示。“需求正在推动EDA走向一种建立在更快引擎、更智能执行和可信结果基础上的新运营模式。加速可能来自GPU、机器学习或强化学习，但更宏大的目标是在不损失结果可信度的前提下缩短设计周期。”
效率在智能体层面同样重要。允许任何智能体调用任何工具虽然灵活，但如果底层接口编写不当，可能会造成高昂成本和低效率。目标是提前完成大部分集成工作，这样客户无论使用厂商提供的智能体还是自建智能体，都无需为不必要的Token和编排成本买单。
随着工程师将AI融入设计流程的各个环节，AI的经济性正变得日益重要。
“如果我花在Token上的钱比雇一个人还贵，那这事就没意义了，”新思科技（Synopsys）AI卓越团队副总裁托马斯·安德森（Thomas Andersen）表示。“智能体化AI只有在能降低生产工作流的成本和复杂性时才有价值。一个智能体化循环可以执行一系列原本需要专家手动处理的任务，从自动化重复步骤到跨工具协调工作。每个人都想让自己的工作流自动化，他们想要智能体化自动化，因为这是通往生产力提升、更快流片周期、降低成本等一切目标的途径。”
难点不在于引入一个工具，而在于将智能体真正融入客户的实际设计流程中。
当前面临的挑战
半导体设计本质上是一个涉及多种工具的过程，涵盖架构设计、IP配置、集成、验证、实现和签核等环节。挑战并不仅仅是把数据从一个工具搬到另一个工具，而是要保留数据背后的设计意图、假设和工程语境。“在系统层面，连接性、地址映射、性能约束和安全要求必须在众多IP模块之间——并且越来越多地在多个芯粒之间——保持一致，工程师往往充当着集成层的角色，”Arteris产品管理与营销副总裁安迪·奈廷格尔（Andy Nightingale）解释道。
随着系统复杂度的提升，这一问题愈发棘手。“同样的架构意图，在集成、性能分析、验证和实现等不同环境中可能会有不同的表现形式，”奈廷格尔说。“如果这些表现形式出现偏差，就可能导致额外的验证周期、手动返工，以及系统级问题的后期发现。因此，工具间更好的优化需要在整个设计流程中提供语义连续性，而不仅仅是文件格式的互操作性。”
不过，AI对EDA的真正影响，与其说是在签核环节，不如说更多体现在简化流程周边的辅助工作和数据管理上。“这部分的价值如今不亚于核心仿真器和版图工具，而这正是AI能帮你大幅提速的地方，”是德科技（Keysight EDA）新机遇业务经理克里斯·穆斯（Chris Mueth）表示。
芯片设计本质上是一场涉及数十种专业工具的接力赛，包括架构探索、RTL、静态检查、时钟域交叉、形式化验证、仿真、综合、布局布线、时序与功耗签核、物理验证、等价性检查、可测试性设计（DFT）以及后硅关联分析。
“每一个工具都由不同厂商开发，基于不同的数据模型，对‘完成’的定义也各不相同，”Axiomise首席执行官阿希什·达尔巴里（Ashish Darbari）表示。“痛点大多出现在这场接力赛的交接环节。正如《智能体化电子设计自动化：交接视角》这份调查报告所指出的，EDA‘本质上是多阶段且高度依赖交接的’，每一个产出物在签核前都要跨越工具、会话和组织的边界。每一次传递都可能丢失信息，悄然曲解意图，或者把某个在某个工具中局部最优的决策，推向下游后变成全局次优的局面。”
达尔巴里将核心工作流挑战归纳为几种反复出现的故障模式：
缺乏共享的语义模型。由于无法可靠地看到下游后果，综合、布局布线和签核依然只能针对局部目标进行优化。集成平台在单一厂商的技术栈内有所帮助，但跨厂商以及设计与验证之间的语义鸿沟依然很大。
设计与验证之间的交接丢失。RTL往往承载着从未转化为机器可校验形式的设计意图，迫使工程师不得不从含糊的英文描述中重新推导测试平台、断言、覆盖率模型、约束条件和豁免项。首次流片成功率的数据凸显了这一代价——首次流片成功率已大幅下降，而大多数重新流片仍可追溯到设计错误。这是一个工作流和意图传递的问题，而不仅仅是算力问题。
数据格式碎片化与数据库封闭。厂商中立的通用数据模型依然缺失，因此跨工具的AI应用往往要先重建解析器，才能将智能应用于设计问题本身。
“协调税”。工程师要花费大量时间在相邻工具之间协调约束条件、豁免项、时序例外、覆盖率排除以及布图意图。这部分工作大多是为了保持流程连贯性的记账性质工作，而非验证本身。
局部最优、全局阵痛。一个工具可能达成了自己的局部目标，却在下游制造了闭合难题，比如产生一个拥塞严重的网表，或者引发另一轮工程变更（ECO）循环的保持时间问题。机遇在于跨越边界进行优化，而不只是在边界内部优化。
值得信赖的EDA。工具本身也存在缺陷，包括签核工具在内。帕达洛斯（Pardalos）、唐纳森（Donaldson）、莫里尼（Morini）、波齐（Pozzi）和维克森（Wickerson）合著的论文《谁来检查检查者？》显示，Equifuzz工具在三款主流商用C-to-RTL等价性检查器中发现了16个不同的缺陷，其中包括一些不可靠的案例——非等价的设计被错误地判定为等价。这一教训的意义远不止于等价性检查：AI只有在保留数据本身以及每个结果的假设、局限性和证据地位的情况下，才能真正实现交接自动化。
这正是为什么AI在EDA领域的下一阶段，正从优化单个工具转向协调工具之间的人员、引擎和领域知识。
ChipAgents首席产品官索莱曼·拉希姆（Solaiman Rahim）表示，工具层面的AI已经改进了单个引擎，但更大的机遇在于协调工具与人员之间的相互依赖关系。举例来说，一名DFT工程师可能正确完成了插入工作，但仍需要时序分析、专家解读以及另一轮修复才能让这项工作真正可用。每一次交接都可能耗费数天时间。“如果你有一个负责DFT插入的智能体和一个负责运行时序分析并调试时序问题的智能体，这两个智能体可以协同工作以加快进程，”拉希姆说。“原本需要数周的工作，如今可能只需要几个小时。”
这种提速需要的不仅仅是脚本。工作流需要访问团队积累的方法论、设计知识和上下文信息。拉希姆描述了一种本体层，它能够捕捉资深工程师为何避开某些单元、选择特定约束条件、或调试反复出现的故障的原因，然后将这些经验知识提供给经验较少的用户以及经过协调的AI工作流。
这种对工作流级别协调的需求，同样出现在核心数字流程之外，尤其是在物理分析依赖于跨多个工程领域移动设计数据、假设和结果的场景中。Vinci半导体与电子行业市场负责人萨蒂什·拉达克里希南（Satish Radhakrishnan）表示，基于物理原理的分析面临着同样的工作流问题。专业工具本身可能运作良好，但模型准备、数据移动、专家交接和结果解读依然拖慢了整个闭环。等分析结果返回时，设计可能已经发生了变化。
随着芯片、封装和系统之间的耦合日益紧密，这一问题愈发严重。芯片层面的一处改动可能影响封装和电路板的温度、机械应力、翘曲以及可靠性，而这些影响都不会顾及工具或团队之间的边界。
拉达克里希南表示，大部分延迟发生在求解器启动之前。工程师依然需要清理几何模型、创建网格、施加材料属性和边界条件，并在设计和仿真专家之间传递结果。这一过程或许能支持按计划安排的分析，但无法在每次设计变更时提供可靠的反馈。他说，目标是从孤立的仿真检查点转变为设计工作流内部持续进行的物理推理。
EDA工作流的发展方向
ChipAgents的拉希姆预测，下一层AI辅助将取决于对设计意图的理解，而不仅仅是解析单元和连线。“例如在SoC调试中，一个能够理解正在执行的指令、涉及的内存操作以及波形中相关周期的AI系统，可以像资深设计师那样帮助缩小故障范围。其价值来自于将意图识别与一个能在整个工作流中采取行动的智能层结合起来。”
作为其中一环，需求管理至关重要。“如今的AI仍有出错的空间，所以你不能让它主导规格制定或签核，”是德科技的穆斯说。“你应该用它来加速围绕这些决策的工作流，而不是用它来做决策本身。”
在AI被应用的每一处，这些保障措施都在被实施。铿慷（Cadence）产品营销总监保罗·格雷科夫斯基（Paul Graykowski）指出了一项针对AI辅助测试平台增强功能的防护措施。系统不会让智能体单方面重写代码，而是将提议的重构方案呈现出来供人工审核。“工具确实会捕捉这些差异，并提出修复建议，”格雷科夫斯基说。“它会审视代码，然后说：‘好的，这是我提议的重构方案，请看一下，您同意吗？’”
同样的审批机制也可以支持更自主的回归测试修复工作，只要这些改动在工程师确认之前保持隔离状态。格雷科夫斯基提到，有一位客户希望智能体能够分析故障、生成候选修复方案、重新运行回归测试，并以沙盒化的结果返回：“我已经为你的代码创建了一个快照，然后在这个沙盒环境中进行了处理，这些是我所做的改动，您现在同意这些改动吗？”
达尔巴里指出了三种正在浮现的、能够减少跨工具摩擦的AI应用方式，从近期的优化到更深层次的基础设施变革皆有涉及。但他明确区分了能够保留上下文的自动化，与仅仅在接力赛中再添一个智能体的自动化。
跨边界优化循环。这是目前EDA中最成熟的AI应用场景——学习在可比设计之间哪些设置、约束条件和工具序列能够协同运作。其价值不在于AI能写出更好的代码，而在于它能够通过学习和复用那些能提升生产力、计算效率以及从RTL到GDSII全流程PPA表现的组合，从而降低“协调税”。
智能体化流水线与协同助手层。像Synopsys.ai Copilot、铿慷的ChipStack和AuraStack，以及西门子的Fuse这样的工具，都指向了一个能够连接架构、RTL、验证和物理设计的工作流层。但这一层需要相应的保障机制。大语言模型本身并不天然理解原生EDA数据、设计意图、生产安全要求，或者自身输出结果的局限性。
作为互操作层的AI。如果说第二层是在编排工具，那么第三层则是为智能体提供一种关于这些工具产出内容的共享表示形式。像Si2的Schema Ontology和Accellera的CDC/RDC集成标准这样的厂商中立倡议，正指向能让智能体在不必每一步都重建上下文的情况下跨工具进行推理的抽象方法。如果没有这种共同的基础层，AI或许能加速工具的使用，但依然会在边界处丢失意义。
在形式化验证领域，当交接损失较大时，AI的价值最为显著。“大语言模型可以提取属性、建议断言、提出抽象方案并对证明进行分流处理。然而，AI的输出结果必须经过独立验证，因为生成的断言只是假设，而非证明。只有针对正确属性完成的证明才算作证据，提示词本身不是证明，”达尔巴里说。
铿慷的格雷科夫斯基指出，这种经过校验的辅助方式，也能为那些不具备深厚形式化验证专业能力的团队降低使用门槛。如果工程师能够定义意图或提供规格说明，智能体就能在设计进入仿真或Jasper这样的形式化引擎之前，帮助生成候选属性并检查代码。这样做的目的不是取代形式化验证专家，而是让更多设计能在流程早期阶段获得机器可校验的证据。
此外，达尔巴里观察到，单一工具的AI功能正在变成基本标配。“下一个竞争前沿在于工具与工具之间——智能体化编排、标准化数据模型，以及在不丢失信息的前提下跨工具边界移动约束条件、豁免项和证据的能力。FluxBench对AI智能体尝试端到端RTL到GDSII全流程的评测结果，是一个发人深省的提醒：接缝处依然十分棘手。问题不在于AI本身，而在于缺乏一个供AI进行推理的共享语义基础层。”
这种对共享语义基础层的需求，正是编排超越单纯自动化的关键所在。智能体不仅需要知道接下来该调用哪个工具，还需要理解每个结果在更大系统语境中的含义。
AI可以为EDA工具提供一个智能编排层。“与其要求工程师手动检查每一项结果并决定下一步行动，AI智能体可以关联来自多个工具的信息，理解更广泛的系统语境，并推荐或执行恰当的下一步操作，”Arteris的奈廷格尔说。“举例来说，它可以识别出一个系统级性能问题，将该问题与某个架构或配置决策关联起来，进行一项受控的改动，然后重新运行相关分析以确定结果是否有所改善。”
AI演进过程中的一个根本性转变，是从在单个工具内部运作转向在工具之间运作。标准化接口能让智能体访问EDA的各项能力，但仅有工具访问权限是远远不够的。
“AI还需要特定领域的语境信息、对设计意图的一致表示、受控的权限，以及可用来核验其行动的可衡量结果。在这种模式下，AI负责推理和编排，而成熟的EDA引擎则继续提供确定性的分析和验证，”奈廷格尔解释道。
拉希姆预计，算力将持续沿着技术栈向上迁移——先是从工具迁移到工作流，最终再从工作流迁移到芯片设计专用模型。当前的前沿模型还不够专业化、不够具备成本效益，也不够具备物理感知能力，无法按需生成完全经过验证、PPA经过优化的RTL、模拟版图、先进封装方案或网表。但他相信，随着模型吸收更多工作流知识和领域语境，这一能力将会不断提升。“我们有信心能够攻克这个难题，因为我们的客户在推动我们前进。半导体正变得越来越商品化。他们需要完成的项目数量、版图数量，以及可用的模拟专家数量已经无法再扩展了。正因如此，我们的客户需要这一领域的解决方案，他们也在寻找可以合作的伙伴。他们愿意分享大量版图相关的知识供我们训练使用。”
此外，Vinci的拉达克里希南表示，AI可以通过准备输入数据、调用合适的工具、传递结果，以及在工程师设定的边界内比较不同方案，来消除物理分析中的重复性工作。但智能体的作用如何，取决于其背后分析能力的强弱。如果仿真依然需要数小时的手动设置和数天的运行时间，那么一个AI前端界面并不能解决瓶颈问题。只有当底层分析做到快速、自动化、确定性且具备生产级规模时，智能体化工作流才能真正发挥作用。
以Vinci的做法为例，其方案是导入原生设计文件，并将预训练的物理模型与GPU原生的数值物理内核相结合，从而在无需人工划分网格或客户专属训练数据的情况下，得出与求解器同等精度的结果。拉达克里希南表示，重点不在于通过聊天机器人式的概率性仿真，而在于能够在设计仍在变化时使用的、可重复的物理分析结果。
提升抽象层级
随着业界积累更多AI应用经验，EDA工作流很可能会变得愈发以意图为导向。“工程师将越来越能够直接说明目标，比如性能指标、连接性要求、安全策略或实现约束，而不必亲自操作每一个工具并手动在不同环境之间转译信息，”奈廷格尔说。“AI智能体随后可以帮助确定实现这些目标所需的分析和工具，并协调设计流程中所需的各轮迭代。”
这将使验证工作变得更加重要。随着智能体被赋予执行更大改动和运行更长工作流的信任度，每一个操作都需要产生可观察、可验证的结果。“因此，未来最有效的EDA环境很可能会将AI驱动的探索与编排，同能够持续提供事实依据的确定性工程工具结合起来。目标并非为了自主芯片设计本身而自主，而是为了减少重复性的工具交互和手动转译工作，从而让工程师能把更多时间用于架构和系统层面的决策，”他说。
拉达克里希南表示，首要挑战是消除一个个孤立的瓶颈环节，比如模型准备、分析设置和结果比较。随着时间推移，这些步骤可以融入相互连接的设计闭环之中：智能体提出一项改动，启动相应的物理分析，将结果与要求进行核对，然后要么探索另一个方案，要么将设计提交给工程师审核。
这将使工程团队能够考虑更多的方案。事实上，如今只能测试少数几种方案的工程师，未来或许能够审视成百上千种方案，把设计探索从一项按计划安排的活动，转变为日常工程工作中一个迭代式、更富创造性的环节。但拉达克里希南指出，自动化与人工判断之间的边界依然重要。早期探索阶段或许能容许更高的自主性，但验证和签核环节则需要可追溯性、可复现性和确定性的结果。
更长远的机遇在于打造这样一种设计环境：AI智能体负责协调各类专业工具，而确定性的物理分析则能跟上工程师产生新想法的速度。在这种模式下，物理特性会在整个流程中持续得到评估，而不仅仅是在预先设定的检查点上。
Axiomise的达尔巴里指出了一些已经显现的转变，他预计这些转变将在未来两到三年内加速演进。“第一个转变，是从工具层面的AI转向流程层面的证据。第一代EDA领域的AI卖的是生产力。第二代将以证据作为评判标准。一份签核报告如果说‘AI协同助手将设计收敛时间缩短了40%’，这对项目经理来说很有吸引力；但一份签核报告如果能说‘这些属性已经过证明，这些是有边界限定的，这些是AI提出但尚未核验的建议，这是可复现性记录’，这才是安全、安防或汽车行业客户会接受的东西。当前对自主性的痴迷，将让位于对可审计性的坚持。第二个转变，正在发生的是从仿真信心转向证明支撑的签核。我最关心的转变，是从‘我们跑了大量仿真，一切看起来都是绿灯’转变为‘我们能针对关键属性给出机器可校验的证据，而AI帮助我们更快地做到了这一点’。AI辅助的属性提取、智能体化的覆盖率闭合，以及大语言模型驱动的抽象发现，都是真正的加速器，但它们的产出必须落到一个能产生确定性证明的形式化引擎上，否则所谓的信心不过是一场表演。苹果的Hilbert系统将非正式的大语言模型推理包裹在Lean 4之上，是这种将会胜出的架构最清晰的公开范例——用AI做探索，用形式化方法做正确性的收敛。”
另一个复杂之处在于，AI芯片正分化为两种验证和签核体系。“训练硬件的成败取决于分布式进度、集合操作、数值有效的归约运算，以及大规模集群中对静默数据损坏的韧性，”达尔巴里补充道。“推理硬件，尤其是解码密集型的服务场景，则依赖于KV缓存的归属管理、调度、隔离、公平性以及尾部延迟。对训练加速器而言重要的跨工具优化，对推理芯片来说未必重要。EDA中的AI故事也会沿着同样的界线发生分化。AI不会消除交接的必要性，架构意图与实现之间、设计与验证之间、流片前证明与流片后行为之间，永远都会存在边界。AI能够压缩每个边界处的‘协调税’，为工程师腾出更多时间去思考那些只有人类才能回答的问题。用AI追求速度，用形式化方法追求真相，把工具之间的边界当作积累证据的地方，而不是丢失证据的地方。”
这种从工具层面自动化向流程层面证据的转变，同样改变了EDA企业和工程团队需要围绕什么来组织自身。
所需的组织变革
EDA工具厂商面临着与其客户相同的组织性挑战。由各个产品团队各自打造的智能体，可能会重新制造出它们本应消除的那种孤岛状态。新思科技的安德森表示，这一转变必须由高层来引导，而不能完全依靠自下而上的自发探索。“每个产品团队都倾向于说，‘我要在我自己的领域打造一个智能体’，但我们必须着眼于整个流程全局。”
这一点至关重要，因为如果智能体化EDA仅仅是在原有基础上再叠加一层局部优化的自动化，那它注定会失败。要减少交接损失，各组织需要对端到端流程建立共同的责任归属，采用统一的数据模型和权限模型，并建立起衡量智能体是否真正改善了工程成果、而不只是执行了更多步骤的评价指标。
拉希姆预计，未来六个月内工作流将取得进展，尤其是在根本原因分析、验证、时序闭合、物理设计、模拟电路以及先进封装等领域。但他也提醒，复杂且完全优化的设计依然超出当前前沿模型的能力范围。他认为，可能的发展路径是渐进式的：专业化工作流的能力会不断增强，工作流知识会逐步融入模型层，而芯片设计模型也将通过与客户及代工厂的合作，变得更具物理感知能力。
格雷科夫斯基简明扼要地概括了AI在这一流程中应扮演的角色：“我们把这些工具当作助手，而不是替代品。你必须去引导它们，它们是初级工程师，而你是资深工程师。”
这或许是理解AI在EDA中角色的最实际方式。它不会消除规格制定、实现、验证、签核、封装和流片后学习之间的边界，也不会让概率性的答案在需要确定性证明的地方变得可以接受。它的价值将体现在这些边界处发生的事情：智能体能否在整个流程中传递设计意图、假设条件、约束条件、结果和证明，而不丢失其中的含义。如果能做到这一点，证据驱动的自动化将不仅仅是一个关于生产力提升的故事，它将成为EDA工作流执行更快、更易审计、更值得信赖的基础。
Q&A
Q1：AI在EDA领域最大的机遇是什么？
A：AI在EDA领域最大的机遇是工作流级别的编排协调，即协调传统上彼此割裂的设计阶段中的工具、人员、约束条件和领域知识，而不仅仅是改进单个工具。这有助于减少设计流程中不同工具交接时出现的信息丢失和意图偏差问题。
Q2：为什么AI生成的结果不能直接被信任？
A：因为AI生成的建议或断言只是假设，而非证明。文章指出，AI的输出结果必须经过独立验证，只有针对正确属性完成的形式化证明才能算作真正的证据，一个提示词本身并不能构成证明，因此需要确定性验证、可复现性和审计追踪来建立信任。
Q3：未来的EDA工作模式会是什么样的？
A：未来的EDA模式是人类引导的智能体化自动化。AI负责处理重复性的协调、探索、调试和交接工作，而工程师则保留对规格制定和最终签核的控制权，成熟的确定性EDA引擎继续提供事实依据，确保结果可信。
