2026-08-28
智能体AI成功的关键在于人类的精心搭建
在DAC圆桌讨论中，Cadence、Synopsys、Siemens EDA等EDA巨头与初创公司代表指出，智能体AI在芯片设计领域已从单点加速迈向端到端全流程自动化。当前进展显著：多智能体协同编排、覆盖率收敛、模拟/混...
2026-08-19
光电芯片设计：硅光子技术如何融入主流半导体设计流程
随着AI基础设施和数据中心对光互连需求激增，硅光子技术正从研究领域迈入主流半导体设计。然而，光子集成电路设计面临独特挑战：波导、光学相位、波长、偏振、热漂移等特性无法直接套用传统电子EDA流程。当前业界正将现有电子设计基...
2026-07-27
英伟达以Vera CPU联合AI智能体加速芯片设计
英伟达宣布其Vera CPU与Cadence、Synopsys两大EDA软件巨头展开合作，优化后的平台在Vera CPU上运行性能提升1.5倍。英伟达还将PhysicsNeMo物理AI库及CUDA-X数学库集成至Agen...
2026-07-27
NVIDIA Nemotron 3 Ultra在智能体RTL编码中领跑开源模型
NVIDIA Nemotron 3 Ultra是一款550B参数、55B激活参数的混合MoE模型，结合ACE-RTL智能体框架，在芯片寄存器传输级（RTL）编码任务中表现卓越。在CVDP基准测试中，Nemotron 3 ...
2026-07-24
AI自动化对芯片设计的影响与工程师角色转变
AI自动化正在重塑芯片设计领域的工具形态与工程师角色。当前EDA工具将逐步演变为可调用的计算引擎集合，由AI驱动、工程师监督。智能体方案不仅是对现有工具的封装，更将重构整个设计流程。工程师角色将从执行者转变为策略制定者与...
2026-07-23
芯片流量拥塞如何解决？片上网络设计与验证全解析
随着AI加速器和多裸片架构的快速发展，片上网络（NoC）已从简单的布线结构演变为复杂的分层数据管理系统。核心挑战包括：相干与非相干流量的验证、跨裸片互连的多物理场仿真（热耦合、串扰、电磁干扰）、形式化验证在死锁检测和协议...
2026-07-09
AI模型如何在设计验证流程中实现"适用性"
AI模型只能用于其设计目的，且必须在明确的上下文中使用。模型创建需遵循规范流程，并通过独立验证确保准确性与完整性。从设计模型到验证模型，AI正深刻改变其创建与应用方式。文章探讨了模型的六步创建流程、黄金模型验证方法、数据...
2026-07-09
AI正在重塑IP全生命周期管理模式
AI正深刻改变芯片IP的开发、验证、发现、授权与支持全流程。从RTL代码生成、测试用例自动化到IP元数据管理，AI显著提升效率，推动可定制IP数量爆发式增长。在商业模式层面，订阅制、按量授权等新型IP授权方式正逐步取代传...