要点速览：
翘曲问题正从全局弓形规格转变为与工艺相关的表面形态问题，影响键合、对准、光刻、可靠性及下游组装环节。
面板级封装、玻璃载体与基板、混合键合以及HBM集成正使翘曲控制愈发困难，因为应力会随材料、热处理步骤及更大尺寸的几何结构持续累积。
管控"足够平"将需要更早引入形态计量、更准确的材料数据、具备工艺感知能力的仿真工具，以及在变形演变为良率损失之前能够平衡热膨胀系数（CTE）与应力的叠层设计。
平整度的内涵已不再是基板弓形是否超出规定限值那么简单。翘曲问题如今呈现为一系列局部形态特征，可能影响从键合、对准到良率与可靠性的每一个环节。
这一转变正迫使制造商在更早的阶段将材料特性、工艺历史、表面计量与仿真分析紧密结合，因为"足够平"是一个动态目标，始终取决于下一道工艺步骤的具体要求。
首要挑战在于如何界定平整度偏差的来源。在先进封装中，同一个平整度数值背后可能隐藏着截然不同的失效机制——取决于变形究竟源自基板弓形、局部芯片倾斜、再布线层变异、键合工艺、化学机械抛光（CMP）、局部应力还是热膨胀失配。
Wooptix光学业务开发副总裁Adam Cheung表示："业界需要停止将平整度视为单一的全局机械数值。在先进封装中，平整度是由多个不同尺度的分量叠加而成的，这些分量均来源于工艺本身。某些特征表现为低阶弓形或翘曲，但另一些则直接影响局部斜率、芯片间共面性，以及由键合、CMP、再布线层、热效应或材料失配引发的表面变形。"
这一区别将问题从"封装是否平整"转变为"键合、CMP、CTE失配和热效应等因素中，哪些形态分量对良率、可靠性和最终系统性能影响最大"。
翘曲问题为何愈发严重
多重因素叠加使翘曲控制难度不断上升。AI与高性能计算封装尺寸持续增大，有机或玻璃基结构上承载的硅面积日益增加；芯粒集成与HBM堆叠引入了CTE各异的异质材料；混合键合和细间距互连使表面偏差的容差窗口进一步收窄；面板级加工则将所有热效应与机械效应放大至更大的几何尺度——在此规模下，即便是微小的材料特性差异也会产生显著变形。
在面板尺度上，整个材料叠层都是翘曲的驱动因素，使材料选择与工艺排序密不可分。叠层中的每种聚合物都有各自的玻璃化转变温度，每个金属层有各自的CTE、厚度与图形密度，每道固化步骤都会在下一层添加之前引入残余应力。由此形成的结构，其任一时刻的力学状态，都是此前全部热历史与化学历史的综合体现。
从晶圆到面板的转变，是上述耦合关系最难管理的阶段。适用于300mm晶圆的工艺方案并不能自动扩展至更大的矩形面板。涂层均匀性和应力分布在更大面积上都更难控制，而材料失配的累积效应也会在更大几何尺度上不断叠加，因为没有自然边界来加以约束。或许正因如此，业界从310×310mm的小尺寸面板起步。
Brewer Science封装解决方案业务开发工程师Hamed Gholami Derami表示："从晶圆转向面板会因涂层不均匀而带来材料稳定性问题，同时需要应对更高的应力和翘曲水平。面板级封装需要热稳定性与机械稳定性更优的新型临时键合材料。"
这一约束在HBM应用中尤为突出——DRAM芯片需要大幅减薄，而临时键合层的总厚度变化量决定了减薄均匀性的下限，该环节引入的任何不均匀性都可能传导至后续工艺步骤。
测量形态，而非仅测量弓形
传统翘曲计量技术可以检测封装件的翘曲情况，但先进封装日益需要"形态计量"——即能够将变形特征与工艺指纹及良率结果相关联的高密度表面数据。在表面采集更多数据点、并在足够早的时间节点采集以便采取措施，比提升任何单次测量的精度都更加重要。若高分辨率工具的采样密度不足，就会遗漏决定封装能否正常键合、对准或达到良率要求的形态特征。
Cheung指出："旧有的平整度指标已远远不够。这正是我们为晶圆乃至未来的面板开发高密度数据映射的原因——其目的是全面描述这些垂直集成系统最终能否实现可键合、可对准、高可靠的性能表现，并最终实现高良率。"
其价值不仅在于观察封装是否发生了翘曲，更在于收集足够的表面数据，将原始测量结果转化为工艺智能——识别哪些特征由工艺引入、在流程中的哪个环节产生，以及需要采取何种纠正措施。
问题在于，形态计量只有与器件特性相关联、并转化为可执行的管控方案后，才能真正发挥价值。目前大多数计量技术是基于目标的——在特定时刻将特定特征与参考值进行比对。先进封装真正需要的，是在关键工艺交接节点进行反复、高密度的表面形态测量，以便在下一步开始之前，对上一步引入的变形加以预判和补偿。随着封装尺寸增大、容差收紧，将不良假设带入后续操作所造成的成本损失也将成倍放大。
玻璃改善了问题，但并未彻底解决
玻璃载体与基板因其刚性、表面光洁度、适用于激光辅助解键合的光学透明性，以及在宽泛范围内可调的CTE，在先进封装领域颇具吸引力。最后这一特性尤为重要——与CTE调节空间有限的有机增层基板不同，玻璃可以通过配方调整，匹配多种集成需求。
ASE项目经理Wiwy Wudjud表示："玻璃的CTE可调范围从3.4至10.6 ppm/℃，灵活性极强，可根据具体材料或工艺要求进行选择。"
正是凭借这种可调性，加之玻璃的光洁表面和对紫外/激光解键合的光学透明性，玻璃载体正在先进封装流程中扮演日益重要的角色——尤其适用于需要稳定支撑、精密对准和洁净解键合的场景。但即便在300mm晶圆尺度上，玻璃的加工挑战也相当显著；到了面板尺度，这些挑战还将成倍增加。
玻璃也无法解决异质叠层中固有的CTE失配问题。无论基板材料如何，封装上承载的硅面积越大（例如芯粒、HBM堆叠体、桥接芯片等），热膨胀方程的不均衡程度就越高。解决之道不在于强行将翘曲结构压平，而在于从一开始就设计出竞争CTE分布更加均衡的叠层结构。
Amkor芯粒与FCBGA集成业务副总裁Mike Kelly表示："如果把所有低CTE材料堆在一起、所有高CTE材料堆在另一边，那就是自找麻烦。物理规律不会改变，所以我们将看到越来越多旨在平衡封装截面CTE分布的新概念。"
玻璃的可调性确有帮助，CTE匹配的玻璃基板也正在走向成熟。但玻璃只能解决问题的一部分。除非整个叠层架构都以CTE平衡为设计出发点，否则翘曲、芯片偏移、裂纹和应力集中仍会在流程的其他环节重新出现。一块CTE匹配良好的玻璃基板，若承载着集成了八个HBM堆叠体的多芯粒模块，依然面临显著的不对称性挑战。单纯依靠加强环或夹持结构等机械约束手段，只是将应力转移了位置，并未从根本上消除整体应力。
混合键合对表面管控要求更加严苛
混合键合提高了表面管控的门槛，因为其容差窗口远比焊料互连窄得多——界面处没有有机材料提供柔性补偿，颗粒污染、表面形貌和CMP工艺变异都可能成为良率限制因素，其影响程度远超传统前道工艺。
此外，表面还必须针对键合后续的退火步骤进行工程化设计。铜和氧化物在受热时的响应方式不同，CMP工艺必须同时兼顾两者。
Kelly表示："必须管控好表面形貌。氧化物要求极度平整，因为将氧化物拉合在一起的化学机制才是真正的键合驱动力，而非铜本身。铜只是随之而动，在退火步骤中被挤压在一起。"
铜的初始位置略低于氧化物表面。退火升温时，铜因CTE远高于硅而膨胀；若此时施加过大的压应力，铜将发生塑性变形。由此可见，"足够平"具有工艺特异性——在某一步骤通过检验的表面，未必能满足后续氧化物键合化学或铜退火的要求。此处的翘曲与表面形貌不仅是机械测量指标，更是决定键合能否正确形成的直接因素。
仿真建模必须跟随工艺全程
翘曲的工艺仿真只有跟踪整个制造过程中每个步骤的应力累积，而不仅仅预测封装最终状态，才能真正发挥价值。无论是在制造、测试还是现场使用中，每一次温度循环都会激活驱动翘曲的CTE失配效应。玻璃、铜和硅对这种热载荷的响应方式截然不同。
Synopsys首席产品经理Lang Lin指出："每当温度升降，无论是在测试、制造还是部署阶段，CTE的影响都会显现。我们谈论的是玻璃、铜和硅——三种CTE差异极大的材料。热循环可能引发严重的裂纹和可靠性隐患，尤其是玻璃在温度循环事件中所能承受的应力极限。"
这正是工艺仿真面临较大困难的地方。仿真模型必须以材料特性为输入，追踪每道制造工序中应力的累积过程。然而，仿真所需信息与制造商愿意提供的信息之间存在持续的鸿沟——基板供应商的工艺配方和精确材料配方是竞争资产，向第三方仿真工具共享并不简单。
Lin表示："我们的仿真工具需要基板制造商提供材料特性信息，这可能包括用于构建加密技术文件的经测量校准的材料特性数据。"
缺乏这种关联的情况下，大多数模型只能依赖通用材料库。这些库对于理解相对应力行为和验证设计方向仍有价值，但在预测实际工艺结果方面精度有限。实际建议是：在投入实物实验之前，先用现有最优材料数据运行仿真。
纠正策略：压平、补偿，还是重新设计
一旦完成翘曲的测量与分析，制造商将面临选择——消除翘曲、绕开翘曲，还是重新设计工艺以在正确时刻实现正确形态。每种方法都有不同的成本和权衡取舍，大多数量产流程会综合运用三者。
最直接的机械手段是物理约束——例如在光刻或键合过程中利用真空吸盘将翘曲基板压平，或使用加强环和夹持结构抵抗热循环引发的变形。这些方法应用广泛且通常有效，但存在局限性：真空吸盘无法固定超出一定翘曲阈值的基板，否则会产生影响工艺的接触问题；而约束封装变形的加强筋并不消除应力，只是将其重新分布，往往集中在焊点或其他可靠性关键界面处。
第二种方法是补偿——通过测量表面形态，对后续工艺步骤进行相应调整。光刻设备可根据测量到的弓形对曝光场进行修正，芯片贴装设备可根据表面形态图进行拾放坐标偏移补偿。其前提假设不是封装件将是平整的，而是其形态已被充分了解，足以对下一步骤进行修正。这正是高密度表面计量直接转化为行动的场景——它不再只是质量检查，而是工艺控制闭环的输入。
第三种方法——也是业界日益倾向采用的方向——是重新设计叠层结构与热处理工艺，使翘曲从结构上最小化，而非事后修正。
减薄硅片是其中一个典型案例。更薄的芯片作为低CTE加强件的机械刚度更低，意味着材料叠层的其余部分对最终形态影响更大，可以通过工程化设计实现更平整的结果。权衡之处在于热管理：更薄的硅片对横向热扩散的效果更差，这对高功率数据中心器件是一项实质性约束。
Kelly表示："减薄硅片可以降低低CTE硅的影响，允许一定程度的翘曲。极端情况下可以做到超薄，但那样它就只会随附着的基体发生形变。"
最精密的方法是对制造工艺的热处理曲线进行工程化设计，使应力在工作温度下最小化，而不是在室温下最小化。大多数封装件在室温下完成组装和检测，但实际运行温度为90到100摄氏度甚至更高。在制造过程中，每次固化、层压和热循环都会在叠层中留下残余应力。如果制造工艺经过有意识的设计，使工作温度下的热膨胀能够抵消这些残余应力而非叠加，封装件在实际工作时便能处于更为平衡的力学状态。
问题在于，按此方式优化的封装件在室温下的测量结果可能比按常规热处理曲线制造的更差，可能在检验台上超出标准弓形或平整度规格——即便其在现场运行中表现完全正常。这直接挑战了当前基于室温测量、默认"组装时越平整越好"这一假设所制定的验收标准。
随着AI工作负载推动工作温度持续攀升，业界或许需要重新审视室温平整度是否仍是合适的评价指标。目标不是组装线上平整的封装件，而是在实际现场工作温度和负载条件下满足容差要求的封装件。
Kelly表示："将会有越来越多的人致力于针对工作温度而非室温进行应力-应变分布优化。封装件下线时的初始应力或许高于预期，但当其在现场升温至90或100摄氏度时，实际上处于更低的应力状态。这才是目标——通过管控制造过程中的热历史，使封装件在实际运行时达到最佳力学状态。当然，前提是必须通过涵盖极端温度条件的JEDEC封装级可靠性测试。"
这些纠正策略都依赖于更早、更充分的测量信息。流程末端的简单弓形数值只能告诉你通过还是失败；而在每个工艺交接节点采集的高密度表面形态图，则能告诉你问题在哪一步产生、如何演变，以及下一步需要考虑什么。
Wooptix的Cheung表示："帮助客户解决可制造性问题的，不仅仅是平整度数据。特定的形态分析方法能够帮助他们调试工艺问题。制造商正在被这些复杂结构所困扰，必须借助计量手段加以应对，而形态分析是应对此类挑战最直接的方式。"
"足够平"到底意味着什么
"足够平"没有一个通用的数值答案，它取决于工艺流程中的下一个步骤。满足简单弓形规格的封装件，在混合键合中仍可能出现问题——局部氧化物表面状态、铜凹陷量、颗粒污染和纳米级形貌，都会影响键合能否正确形成。再布线层沉积后外观合格的面板，可能已经积累了足够的残余应力，在下次热循环时导致芯片偏移。室温下平整的基板，在工作温度下可能完全不平整——而工作温度才是真正重要的。
业界正在形成的更实用的评判框架是：封装件当前的形态是否与后续所有工艺步骤相兼容，以及这一形态能否足够早地、以足够高的空间密度和工艺关联信息加以测量，从而在下一步骤将变形永久锁定之前完成修正。这正是行业正在经历的转变——从将平整度视为通过/失败检验节点，转变为将形态视为制造控制系统中的连续变量。
随着封装尺寸增大、厚度减薄、异质集成程度加深，这一问题代价越来越高。一块集成了芯粒和HBM、每件成本高达数万美元的面板，几乎不能承受在流程末期才发现翘曲驱动的良率问题。通过材料、工艺设计、计量和仿真的深度融合，在更早阶段理解和管控形态的压力，只会与日俱增。
Q&A
Q1：先进封装中翘曲问题为什么越来越难控制？
A：多重因素叠加导致翘曲管控难度持续上升：AI与高性能计算封装尺寸不断增大，芯粒集成与HBM堆叠引入CTE各异的异质材料，混合键合和细间距互连收窄了表面偏差容差窗口，而面板级加工则将热效应与机械效应放大至更大几何尺度。此外，叠层中每种材料都有各自的热膨胀系数和热历史，使得任意时刻的力学状态都是全部前道工艺的综合体现，管控难度极高。
Q2：玻璃基板能解决先进封装的翘曲问题吗？
A：玻璃基板的可调CTE（3.4至10.6 ppm/℃）、高刚性和光学透明性使其在先进封装中颇具吸引力，但并不能彻底解决翘曲问题。玻璃只能解决问题的一部分——只要整个叠层架构未以CTE平衡为出发点进行设计，翘曲、芯片偏移、裂纹和应力集中仍会在流程的其他环节重新出现。加强环等机械约束只是转移了应力，并未从根本上消除。
Q3：混合键合对表面平整度有哪些特殊要求？
A：混合键合的容差窗口远比焊料互连窄，界面处无有机材料提供柔性补偿。氧化物需要极度平整，因为氧化物间的化学作用才是键合的真正驱动力。铜的初始位置略低于氧化物表面，退火升温时铜会因高CTE而膨胀；若施加过大压力，铜将发生塑性变形。因此，在一道工序通过检验的表面，未必满足后续氧化物键合化学或铜退火的要求，表面形貌是决定键合能否正确形成的直接因素。
