在2nm及以下节点,晶体管数量增加带来的收益正被工艺变异、RC延迟和SRAM缩放滞后等问题所抵消。良率下降、成本上升,促使芯片设计从单一大型芯片转向多芯粒封装架构。与此同时,CFET晶体管、高NA EUV光刻、面板级封装和光子互连等新技术正加速落地。AI数据中心的旺盛需求推动行业从"缩小尺寸"转向"优化数据移动效率",定制化硅片成为新趋势。