/
封装技术 关键字列表
JEDEC开发减少引脚数的HBM4标准以提升容量

高带宽内存

封装技术

引脚数量优化

2025-12-18

JEDEC开发减少引脚数的HBM4标准以提升容量

JEDEC固态技术协会正在开发标准封装高带宽内存SPHBM4标准，通过减少引脚数量实现更高内存容量。SPHBM4采用512个引脚，仅为HBM4的四分之一，但通过4:1串行化和更高频率运行，可提供与HBM4相同的总吞吐量。更少的引脚允许更宽间距，支持成本更低的有机基板连接。这使得内存堆栈可以距离GPU更远，从而增加每个GPU的内存堆栈数量，提升整体容量。三星、美光和SK海力士等HBM供应商需支持该标准才能实现商用。

封装技术

2021-06-28

英特尔封装技术路线

对于英特尔来说，封装技术到底扮演着怎样的一个角色，他们又是如何看待封装技术的发展，很值得我们去探究。

封装技术

英特尔

2021-06-25

英特尔院士Johanna Swan：极致的异构集成是半导体封装未来趋势

“先进封装”是半导体产业近年来的热词之一，也掀起了封装技术发展史上的第三次技术跃进。

白皮书
更多
数字化转型方略
更多

友情链接

业界热点:

北京第二十六维信息技术有限公司（至顶网）版权所有. 京ICP备15039648号-7 京ICP证161336号京公网安备 11010802021500号

举报电话：010-62641205-5060　涉未成年人举报专线：010-62641208 举报邮箱：jubao@zhiding.cn

网上有害信息举报专区：https://www.12377.cn

安全联盟认证