随着人工智能加速器和多芯片架构的飞速发展，片上网络（NoC）的优化已成为决定系统整体性能的关键因素。若片上网络无法高效处理处理器与存储器之间的多样化数据流量，前沿AI加速器和多芯片架构带来的速度提升将大打折扣。
片上网络的演进与新挑战
片上网络已从相对简单的片上网络拓扑，演变为管理异构系统中数据流动的复杂分层调度层。Cadence芯粒与IP解决方案产品营销高级总监Mick Posner指出："片上网络最初是为解决走线拥塞而设计的，但现在的新挑战是如何在忽略物理连接的前提下，实现跨芯片的互联。"
传统上，片上网络无需关注芯片外部发生的事情，因为外部连接通常依赖PCIe等标准协议。"但现在是芯片到芯片的互联，你真正希望片上网络能够透明地延伸到整个芯片，这带来了全新的创新空间，"Posner说。例如，ARM希望成为英伟达GPU旁的CPU，双方正在探索利用AMBA CHI C2C（芯粒到芯粒）实现芯片间接口，这是一种缓存一致性接口，有助于解决跨架构互联问题。
一致性验证的复杂性
一致性流量与非一致性流量的混合处理尤为棘手。Axiomise首席执行官Ashish Darbari表示："一个被重排到非一致性数据流后面的一致性请求，或者在错误虚拟通道上返回的信用，在仿真中不会表现为功能性故障，而是会在数月后系统上电调试时以死锁的形式暴露出来，届时排查成本极高。"
Synopsys系统解决方案战略项目执行总监Frank Schirrmeister补充道："缓存一致性比I/O一致性更难实现，验证难度也更高，因为存在更多难以发现的问题。必须非常谨慎地构建验证环境。"近年来，依托几乎无限的计算能力，大规模多物理场仿真已使这一问题更加可处理，但仍存在诸多注意事项。片上网络工具需整合所有输入、发起端和目标端，在功能层面进行仿真，再借助验证工具确定实际时序。
AI推动I/O考量升级
无论片上网络是缓存一致性的CPU到CPU互联，还是非一致性的纯I/O互联，都必须与I/O协同考量。Arteris产品管理与营销副总裁Andy Nightingale指出："AI集成度越高，就越需要将I/O边界视为一类系统资源。带宽密度、延迟确定性、拥塞控制、服务质量和错误隔离，已成为架构层面的约束条件，而非布局后的问题。"
互连仿真的容量挑战
Synopsys产品管理高级总监Matt Commens表示："互连设计本身并不是特别困难，但规模非常庞大。线路数量极为惊人，很多公司要求对每一条线路都进行仿真，这是完全可行的，但仿真规模相当大。"
多芯片系统中，多个独立的功耗分布图在空间上叠加并形成热耦合，全局热点可能并不与任何单一芯片的局部最高温度重合。Vinci半导体与电子GTM负责人Satish Radhakrishnan强调："不能简单地叠加各独立单芯片的仿真结果，捕捉串扰以及相邻芯片和堆叠的影响至关重要。"
片上网络仿真的多物理场挑战
片上网络通常具有分布式热源，热量的瞬态特性取决于工作负载、芯片及系统散热架构，以及相邻芯片或机架内的邻芯片所引发的串扰、热噪声或基板噪声、电磁干扰，乃至可能导致翘曲或将潜在缺陷转化为实际缺陷的机械应力。
Radhakrishnan指出："在将架构方案确定下来之前，需要运行足够数量的仿真案例来理解设计空间，这需要一种根本不同的吞吐量模型。"
在仿真层面，事务级（SystemC）和RTL仿真同样影响着精确周期级瓶颈的测量能力。Darbari建议："SystemC或事务级模型（TLM）适用于早期架构探索，而RTL级形式验证则是证明周期精确微架构特性的必要手段。两者结合——TLM用于架构研究，RTL形式验证加RTL仿真用于实现签核和瓶颈诊断——才是均衡的验证方法论。"
形式验证的关键作用
形式验证在发现跨协议边界状态空间缺陷方面同样不可或缺。Darbari指出："UCIe链路状态、CHI窥探事务与NoC仲裁的组合，是无法通过仿真穷举覆盖的。形式验证可以证明信用守恒、无死锁、排序属性以及每个接口处的协议合规性。"
先进封装选项也带来了新挑战。Intel的EMIB、台积电的CoWoS以及混合键合对凸点间距、重新布线层和热包络均施加了实际约束。"2.5D与3D之间的选择会影响布图规划和电源分配网络，对验证有重大影响，必须从第一天起就纳入讨论，"Darbari补充道。
片上网络的测试与仿真
在测试层面，AI与非AI时代流量的主要区别之一，在于多对一通信引发的网络内冲突拥塞的频率。Keysight Technologies AI与网络测试解决方案产品经理Razvan Arhip表示："AI数据中心的AI织构内部存在大量内冲突，因为GPU在对数据执行操作后，会以全对全或规约环等各种模式交换流量，从而在网络特定入口点产生高概率的拥塞。"
数据中心与汽车场景中的片上网络可靠性
片上网络在数据中心需保障高速数据移动并降低热量产生，而在汽车应用中，则事关人身安全。Baya Systems首席解决方案架构师Kent Orthner指出："汽车认证对设计和验证方法论要求极高，包括冗余度、错误检测和数据保护，都要远高于数据中心。如果是自动驾驶汽车，系统必须能够识别行人，不能存在任何可能的故障。片上网络的每条数据通路都需要额外的比特位来检测错误并立即通知控制平面，或者通过冗余逻辑并行运行同一操作并进行比较，以便在出现任何问题时能在纳秒级时间内恢复。"
综上所述，AI训练和推理的速度，取决于在专用处理器和存储器之间传输数据的网络性能。设计人员正在开发一系列新方案，用于验证、仿真和测试片上网络设计，以确保数据流量不会成为系统故障的根源。然而，在多芯片组装、持续路由与重路由以及不同类型数据并存的背景下，确保数据畅通无阻地流动，在日益复杂的设备中——尤其是在任务关键和安全关键领域——仍是一项艰巨的挑战。
Q&A
Q1：片上网络（NoC）在多芯片架构中面临哪些主要验证挑战？
A：多芯片架构中，NoC的验证边界已延伸至封装边缘，时序、重试语义和错误处理与片内存在根本差异。一致性请求被重排或信用返回到错误的虚拟通道，不会在仿真中表现为功能性故障，往往在数月后系统调试时才以死锁形式暴露，排查成本极高。此外，跨协议边界（如UCIe链路状态与CHI窥探事务的组合）的状态空间极为庞大，单靠仿真无法穷举覆盖。
Q2：形式验证在片上网络设计中具体能解决哪些问题？
A：形式验证可用于证明信用守恒、无死锁特性、数据排序属性以及每个接口处的协议合规性。它还能对网格、环形或自定义拓扑中每对合法源-目标组合的结构连通性和可达性进行穷举证明，而非仅采样部分路由。此外，针对基于信用的流控机制，形式验证能确保缓冲区在饱和条件下不会溢出，信用不会丢失或重复计数，从而防范常见的潜在NoC缺陷。
Q3：汽车场景与数据中心场景对片上网络的可靠性要求有何不同？
A：数据中心通常允许芯片随时间逐渐老化，因为可以通过替换硬件来应对故障。但汽车场景中，尤其是自动驾驶，系统必须实时识别行人等关键信息，不容许任何故障。因此，汽车级NoC要求在每条数据通路上增加额外校验位以检测错误并立即通知控制平面，或采用冗余逻辑并行运行并进行比较，确保在出现任何异常时能在纳秒级时间内完成恢复，整体设计和验证方法论的严格程度远超数据中心。
