/
芯粒技术 关键字列表
三星代工厂与Cadence携手加速物理AI芯粒解决方案
三星晶圆代工与Cadence宣布合作，基于三星SF5A工艺技术共同开发物理AI芯片平台原型。随着AI向物理世界延伸，传统单片SoC在布线密度、热预算和光罩面积上已触及瓶颈。Chiplet架构通过异构集成、可扩展设计和更优的功耗效率，为边缘计算、工业、汽车等场景提供解决方案。该合作平台提供预验证IP模块，可缩短设计周期，降低开发风险，支持从边缘视觉到汽车ADAS等多类物理AI应用。
Chiplet标准化进程加速，即插即用互联生态逐步成形
当前Chiplet（芯粒）生态高度碎片化，各芯片公司仍依赖专有方案。为实现真正的Chiplet市场化，业界正推进多项标准化工作，涵盖封装描述（JESD-030O）、系统架构（FCSA）、设计套件（CDK）及互联协议（BoW Flexi、通用链路层）等层面。开放计算项目（OCP）主导协调各标准体系，目标是让不同厂商的Chiplet像乐高积木般自由组合，消除互操作性障碍，推动即插即用的芯粒市场走向现实。
Cadence首款系统芯粒架构成功流片，助力物理AI发展加速
Cadence设计系统公司发布首款系统芯粒硅片，成功实现了LPDDR5X内存在芯粒间以9600MT/s速度初始化，并验证了UCIe标准在25mm链路上达32Gb/s传输速度。该系统芯粒集成了系统处理器、安全管理处理器和各种控制器，为多芯粒SoC提供资源管理功能。这一突破为半导体行业向模块化芯粒架构迁移提供了重要参考平台，特别适用于边缘AI和物理AI应用场景。
白皮书
京公网安备 11010802021500号
