研究人员设计出比DDR5快30倍的3D DRAM

东京工业大学的科学家们设计出一种新型3D DRAM栈，其顶部配有处理器，可提供比高带宽内存（HBM）高出四倍的传输带宽与仅五分之一的访问功耗。