D-Wave是量子计算领域的一个特殊存在，公司成立于上个世纪，其最初的产品并非IBM或谷歌所开发的那类通用量子计算机，而是一种如今被称为"量子退火机"的设备——它并非通用计算平台，但可以解决大量优化问题。尽管其硬件与门控量子计算机所用的量子比特存在一定相似之处，但工作原理却截然不同。
几年前，D-Wave开始涉足门控量子硬件领域，选择了一种名为"fluxonium"的非主流量子比特技术。今年，该公司还收购了一家从耶鲁大学孵化而来的初创公司Quantum Circuits，后者一直致力于研发一种名为"双轨量子比特"的技术（与亚马逊所采用的技术相同）。这种技术的优势在于，大多数错误都非常容易被检测到，从而大大简化了纠错过程。
本周三，D-Wave在《自然》期刊上发表了一篇论文，描述了验证双轨技术的关键一步：研究人员证明了两个量子比特可以实现量子纠缠，同时保留了该技术的核心优势——大多数错误仍属于易于检测的单一类型。
双轨量子比特的基本结构
双轨量子比特的基本结构依赖于两个相互耦合的谐振腔，可分别称为"左"腔和"右"腔。将单个光子置入系统并进行测量时，光子总会出现在左腔或右腔之中。但这个光子也可以同时处于左右两腔的叠加态——这正是构成量子比特所需的全部特性。
双轨结构的优势在于，最常见的错误仅仅是光子从硬件中逃逸。这种情况有时被称为"擦除量子比特"，因为光子的丢失相当于抹去了其所携带的信息。第二常见的错误是量子比特相位翻转，而比特翻转的发生概率则远排其后。更重要的是，光子丢失可以通过适当的硬件轻松检测，无需为运行纠错码而额外占用量子比特资源。
当然，处理其他类型错误仍需纠错码。但由于相位翻转远比比特翻转更为常见，理论上可以采用更简单、更紧凑的纠错码——甚至可以根据剩余两类错误的相对频率进行专项优化。这意味着每个逻辑纠错量子比特所需消耗的物理量子比特数量更少。D-Wave正是押注于此，认为这将使其无需构建大规模硬件便能实现有实用价值的量子计算。
然而，双轨量子比特尚未像其他主流方案那样得到广泛研究，这也是该公司此次发表论文的原因所在。此前，三类错误的相对频率主要是在单个静止量子比特上进行研究的，这些比特仅被要求维持初始状态。而真正执行计算需要对量子比特进行大量操作，这些操作有可能打破原有的错误层级结构。
D-Wave的Trevor Lanting表示："当你开始进行双量子比特或纠缠门操作时，错误层级往往会发生扭曲——除擦除错误之外的其他类型错误可能开始涌现。此次在《自然》上发表的双量子比特门研究让我们非常振奋，因为它保留了错误层级结构。"
（值得一提的是，亚马逊无需进行类似验证，因为其系统采用了基于transmon的中间量子比特来介导双轨量子比特之间的连接，从而无需直接对双轨量子比特进行纠缠。）
三大核心目标与实验结果
D-Wave在这篇论文中设定了三个核心目标：实现两个双轨量子比特的纠缠、证明操作速度满足实际量子计算的需求，以及证明操作过程中的错误比例与量子比特作为存储器使用时大致相同。
研究团队搭建了一对双轨量子比特，每个量子比特由两个耦合谐振腔组成，两者之间设有一个可开关的可调耦合器。根据耦合器的状态，两个量子比特可以独立工作，也可以发生相互作用。实际操作中，通过调节耦合器，使一个量子比特（称为控制量子比特）部分进入耦合器，从而与第二个量子比特产生相互作用。
纠缠门的操作方式出乎意料地简单：激活连接，等待，然后关闭。"等待"时间极短，约为200纳秒，整个纠缠过程仅需500纳秒。Lanting表示："我们能在几百纳秒内完成这些操作，速度非常快。双轨器件不仅具有高保真度，同时还能实现快速纠缠操作。"
关键的是，实验保持了相同的错误类型层级。每次纠缠操作中，光子丢失率约为0.5%，且其发生频率是其他任何类型错误的五倍。论文中指出："比特翻转几乎不存在，发生概率低至10??量级。"大多数丢失发生在源量子比特上，因为它也被允许部分进入耦合器。
Lanting表示："快速、高保真纠缠操作的实现，填补了双轨腔量子比特在门操作与控制方面的最后一块空缺。"
尚待解决的挑战
当然，D-Wave的工作远未完成。研究发现，随着操作次数增加，器件的错误率也随之上升。论文承认："随着门操作数量增加，最终态的保真度和纯度均出现了意外的近似二次方下降。我们推测原因在于校准参数的漂移，或耦合transmon频率在实验采样平均时间尺度上的波动。"
因此，在该系统能够支持更复杂的计算操作之前，还有大量工作需要完成。
此外，纠错还要求硬件支持在计算过程中进行测量，目前多种其他技术已实现这一点，但光子丢失检测的中途测量仍在研发之中。Lanting表示："我们正在研究中途擦除检测技术，目前尚未完善，但已经有了思路、计划和路线图，目标是不仅在电路运行结束后进行检测，更要在运行过程中实时检测。"
另一个亟需深入研究的领域，是针对错误类别之间存在巨大差异时的纠错理论。解读逻辑量子比特错误征状（syndrome）所需的经典计算量十分庞大，但Lanting认为双轨量子比特能够提供更丰富的数据流信息，从而降低这一计算负担。
D-Wave计划在2028年前将双轨量子比特的规模扩展至181个，届时将有足够时间测试多种形式的表面码纠错方案。若届时硬件表现符合预期，下一个挑战将是制造并连接足够多的硬件，以承载一百个乃至更多逻辑量子比特。
本文引用文献：Nature, 2026. DOI: 10.1038/s41586-026-10822-y
Q&A
Q1：双轨量子比特技术有什么优势？
A：双轨量子比特的核心优势在于其错误层级结构非常有利于纠错。最常见的错误是光子丢失（即擦除错误），可通过硬件直接检测，无需额外的纠错量子比特。其次是相位翻转，而比特翻转发生概率极低（约10??量级）。这意味着可以使用更简单紧凑的纠错码，每个逻辑量子比特所需的物理量子比特数量更少，有望以更小规模的硬件实现实用量子计算。
Q2：D-Wave这次在《自然》发表的研究具体证明了什么？
A：D-Wave的研究证明了两个双轨量子比特可以成功实现量子纠缠，同时保留了该技术的错误层级优势。纠缠操作速度极快，整个过程仅需500纳秒，其中等待时间约200纳秒。实验显示光子丢失率约0.5%，是其他错误类型的五倍，与单量子比特静态存储时的错误层级基本一致，证明纠缠操作不会破坏双轨量子比特的核心优势。
Q3：D-Wave的双轨量子比特技术目前还存在哪些问题需要解决？
A：目前主要面临三大挑战：一是随着操作次数增加，错误率出现近似二次方的意外上升，推测与校准参数漂移或耦合器频率波动有关；二是尚未实现计算过程中的光子丢失实时检测，目前只能在电路运行结束后检测；三是针对错误类型差异悬殊情况下的纠错理论尚需深入研究。D-Wave计划2028年前将规模扩展至181个量子比特，届时将测试多种表面码纠错方案。