/
芯粒技术 关键字列表
Cadence首款系统芯粒架构成功流片，助力物理AI发展加速
Cadence设计系统公司发布首款系统芯粒硅片，成功实现了LPDDR5X内存在芯粒间以9600MT/s速度初始化，并验证了UCIe标准在25mm链路上达32Gb/s传输速度。该系统芯粒集成了系统处理器、安全管理处理器和各种控制器，为多芯粒SoC提供资源管理功能。这一突破为半导体行业向模块化芯粒架构迁移提供了重要参考平台，特别适用于边缘AI和物理AI应用场景。
白皮书
京公网安备 11010802021500号
